Perfil (CV) del personal docente investigador

Viñals Yufera, Víctor
Departamento: Departamento de Informática e Ingeniería de Sistemas
Área: Arquitectura y Tecnología de Computadores
Centro: Escuela de Ingeniería y Arquitectura

Research Institute: INSTITUTO DE INVESTIGACIÓN EN INGENIERÍA DE ARAGÓN (I3A)
Grupo: T58_17R: GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIZAR(gaZ).

Tramos de investigación
  • CNEAI research evaluation. 01/01/19
  • CNEAI research evaluation. 01/01/13
  • CNEAI research evaluation. 01/01/07
Categoría profesional: Cated. Universidad
Correo electrónico: victor@unizar.es
Página web: http://webdiis.unizar.es/gaz/index.php
ORCID: 0000-0002-5976-1352

Líneas de investigación
  • Ciencias de la computación y tecnología informática
  • Interconexión de sistemas
  • Centro de cálculo

Formación académica
  • Doctor en Informática. Universitat Politècnica de Catalunya. 1987
  • Ingeniero de Telecomunicación. Universitat Politècnica de Catalunya. 1982

Descargar currículum en formato PDF Ir a la página web personal Ir a la página ORCID

 
                 
Víctor Viñals Yúfera es ingeniero de Telecomunicación, especialidad Electrónica, y doctor en Informática por la Universitat Politècnica de Catalunya (UPC, 1982 y 1987). En el período 1983-88 fue profesor No Numerario y profesor Titular en la Facultat d'Informàtica de Barcelona de la UPC.
En septiembre de 1988 se desplazó a la Universidad de Zaragoza y en la actualidad es catedrático de Arquitectura y Tecnología de Computadores en el Departamento de Informática e Ingeniería de Sistemas. El profesor Viñals dirige el grupo de investigación en Arquitectura de Computadores de la Universidad de Zaragoza (gaZ), enmarcado en el Instituto de Investigación en Ingeniería de Aragón (I3A) y es vicepresidente de SARTECO, la Sociedad Española de Arquitectura y Tecnología de Computadores.
Sus intereses incluyen diseño del procesador, jerarquía de memoria cache orientada al rendimiento y a tiempo real, codiseño de cache y red de interconexión, programación de alto rendimiento para arquitecturas paralelas y técnicas de ahorro energético para chips multiprocesador.
El profesor Viñals es miembro de las sociedades IEEE y ACM, y de la red de excelencia Europea HiPEAC (High Performance Embedded Architecture and Compilation). Ha dirigido 9 tesis y ha sido investigador principal de 5 proyectos consecutivos del Plan Nacional. Ocasionalmente sus trabajos se publican en revistas de elevado impacto (IEEE Micro, IEEE TC, IEEE TVLSI, ACM TACO, ACM TECS) o en congresos de gran prestigio en el Área de Arquitectura de Computadores (ISCA, MICRO, HPCA, ICS, ICPP, PACT, RTCSA). En resumen, a la fecha de escritura (oct. 2019) ha publicado en unas 54 conferencias internacionales, 76 conferencias nacionales y en 41 revistas indexadas en el JCR.
- Google Scholar: https://scholar.google.es/citations?user=GIeyPx0AAAAJ&hl=es
- Perfil Público: https://janovas.unizar.es/sideral/CV/victor-Viñals-yufera
- ResearcherID: F-6451-2016
- Tesis dirigidas 2009-2019: 4
- Grupo de investigación: “T58_17R: Grupo de Arquitectura de Computadores de la Universidad de Zaragoza (gaZ)”.
 http://webdiis.unizar.es/gaz/index.php
- 3 períodos de actividad investigadora certificados por la CNEAI en 01/01/2019, 01/01/2013, and 01/01/2007.


© Universidad de Zaragoza | Versión 2.11.16
© Servicio de Informática y Comunicaciones de la Universidad de Zaragoza (Pedro Cerbuna 12, 50009 ZARAGOZA - ESPAÑA)