|
Jesús Alastruey Benedé es ingeniero de Telecomunicación y doctor por la Universidad de Zaragoza (UZ, 1997 y 2009). Desde 1999 es profesor en el área de Arquitectura y Tecnología de Computadores (ATC) en el Departamento de Informática e Ingeniería de Sistemas de la Universidad de Zaragoza. Desarrolla su tesis doctoral entre 2003 y 2009 bajo la dirección de Teresa Monreal, Víctor Viñals y Mateo Valero en temas relacionados con la gestión del banco de registros.
El profesor Alastruey es miembro del grupo de investigación en Arquitectura de Computadores de la Universidad de Zaragoza (gaZ), enmarcado en el Instituto de Investigación en Ingeniería de Aragón (I3A). El gaZ participa en la red europea de excelencia HiPEAC y está reconocido como grupo de investigación de referencia por el Gobierno de Aragón.
El profesor Alastruey ha dirigido 2 tesis doctorales y actualmente dirige 2. Ha participado como investigador en 8 proyectos consecutivos del Plan Nacional. La mayor parte de su trabajo de investigación está relacionado con la jerarquía de memoria (banco de registros, prebúsqueda hardware, mecanismos de control del espacio de cache y del ancho de banda con memoria, caches operando a tensiones cercanas al umbral) y con la optimización de aplicaciones (análisis genómico y dinámica molecular). Algunos de sus trabajos se han publicado en revistas de elevado impacto o en congresos de prestigio en el Área de Arquitectura de Computadores y han tenido impacto en la industria, prueba de ello es que son citados por 18 patentes de cuatro importantes empresas (IBM, QUALCOMM, ARM y AMD). Entre sus trabajos recientes destaca Berti, uno de los prebuscadores de datos de referencia desde 2022, la caracterización de la jerarquía de memoria del procesador Intel Xeon Skylake (LLC no inclusiva), citado en la página de SPEC CPU2017 y en la 7ª edición del “Computer Architecture: A Quantitative Approach” de Hennessy, Patterson y Kozyrakis, y la caracterización de la jerarquía de memoria del procesador AMD EPYC Rome (LLC clusterizada), de la que una versión actualizada (AMD EPYC Milan) se ha incorporado parcialmente en la 2ª edición del libro "Performance Analysis and Tuning on Modern CPUs" de Denis Bakhvalov.
El profesor Alastruey ha impartido 23 asignaturas diferentes del área de ATC en estudios de Grado, Ingeniería, Postgrado y Máster. Ha dirigido o sido ponente de 5 TFMs, 29 PFCs y 4 TFGs.
En cuanto a trabajo con empresas, lleva varios años colaborando con TAFYESA para el desarrollo de sistemas de gestión remota de infraestructuras. Como resultado de este proyecto se han desarrollado productos de automatización, comunicación y telegestión. Estos sistemas, desplegados en gran parte de las instalaciones realizadas por TAFYESA para distintas empresas e instituciones, gestionan infraestructuras repartidas por todo el mundo.
Asimismo, en este marco de trabajo, ha realizado asesorías para la solicitud de ayudas en convocatorias competitivas. El resultado más relevante es la cuarta mejor valoración (180 puntos sobre un máximo de 200) entre un total de 286 solicitudes evaluadas en la convocatoria del 2017 correspondiente al programa de Ayudas a la Industria y la PYME en Aragón (PAIP).
El perfil oficial del profesor Alastruey puede consultarse en:
https://janovas.unizar.es/sideral/CV/jesus-alastruey-benede
Y la dirección de su página web es:
http://webdiis.unizar.es/u/chus/
- Número de sexenios de investigación: 2 ACPUA (autonómicos), 2 CNEAI (nacionales)
- Número de tesis doctorales dirigidas desde 2015: 2
- Citas totales: 240 (Google Scholar)
- 12 publicaciones en revistas indexadas en JCR: 7/5 en Q1/Q2
- 7 publicaciones en congresos indexados en GGS-CORE (MICRO, IPDPS)
- Índice h: 9 (Google Scholar)
- Cuatro artículos son citados por 18 patentes de importantes empresas (IBM, Qualcomm, ARM y AMD)
Artículos
- López-Villellas, Lorién; Langarita-Benítez, Rubén; Badouh, Asaf; Soria-Pardos, Víctor; Aguado-Puig, Quim; López-Paradís, Guillem; Doblas, Max; Setoain, Javier; Kim, Chulho; Ono, Makoto; Armejach, Adrià; Marco-Sola, Santiago; Alastruey-Benedé, Jesús; Ibáñez, Pablo; Moretó, Miquel. GenArchBench: A genomics benchmark suite for arm HPC processors. FUTURE GENERATION COMPUTER SYSTEMS-THE INTERNATIONAL JOURNAL OF GRID COMPUTING THEORY METHODS AND APPLICATIONS. 2024. DOI: 10.1016/j.future.2024.03.050
- Langarita, Rubén; Armejach, Adrià; Ibáñez, Pablo; Alastruey-Benedé, Jesús; Moretó, Miquel. Porting and optimizing BWA-MEM2 using the Fujitsu A64FX processor. IEEEACM TRANSACTIONS ON COMPUTATIONAL BIOLOGY AND BIOINFORMATICS. 2023. DOI: 10.1109/TCBB.2023.3264514
- López-Villellas, L.; Kjelgaard Mikkelsen C. Ch.; Galano-Frutos, J. J.; Marco-Sola, S.; Alastruey-Benedé, J.; Ibáñez, P.; Moretó, M.; Sancho, J.; García-Risueño, P. Accurate and efficient constrained molecular dynamics of polymers using Newton's method and special purpose code. COMPUTER PHYSICS COMMUNICATIONS. 2023. DOI: 10.1016/j.cpc.2023.108742
- Navarro-Torres, Agustín; Alastruey-Benedé, Jesús; Ibáñez, Pablo; Viñals-Yúfera, Víctor. Balancer: bandwidth allocation and cache partitioning for multicore processors. JOURNAL OF SUPERCOMPUTING. 2023. DOI: 10.1007/s11227-023-05070-0
- Navarro-Torres, Agustin; Panda, Biswabandan; Alastruey-Benede, Jesus; Ibañez, Pablo; Viñals-Yufera, Victor; Ros, Alberto. Berti: an Accurate Local-Delta Data Prefetcher. PROCEEDINGS OF THE ANNUAL INTERNATIONAL SYMPOSIUM ON MICROARCHITECTURE, MICRO. 2022. DOI: 10.1109/MICRO56248.2022.00072
- Langarita, Ruben; Armejach, Adria; Setoain, Javier; Ibanez-Marin, Pablo; Alastruey-Benede, Jesus; Moreto, Miquel. Compressed Sparse FM-Index: Fast Sequence Alignment Using Large K-Steps. IEEEACM TRANSACTIONS ON COMPUTATIONAL BIOLOGY AND BIOINFORMATICS. 2022. DOI: 10.1109/TCBB.2020.3000253
- Herruzo, J.M.; Gonzalez Navarro, S.; Ibañez, P.; Viñals Yufera, V.; Alastruey, J.; Plata, O. Accelerating Sequence Alignments Based on FM-Index Using the Intel KNL Processor. IEEEACM TRANSACTIONS ON COMPUTATIONAL BIOLOGY AND BIOINFORMATICS. 2020. DOI: 10.1109/TCBB.2018.2884701
- Torres-Sanchez, E.; Alastruey-Benede, J.; Torres-Moreno, E. Developing an AI IoT application with open software on a RISC-V SoC. PROCEEDINGS (CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS). 2020. DOI: 10.1109/DCIS51330.2020.9268645
- Yaniz, J.; Alquezar-Baeta, C.; Yague-Martinez, J.; Alastruey-Benede, J.; Palacin, I.; Boryshpolets, S.; Kholodnyy, V.; Gadelha, H.; Perez-Pe, R. Expanding the Limits of Computer-Assisted Sperm Analysis through the Development of Open Software. BIOLOGY. 2020. DOI: 10.3390/biology9080207
- Navarro-Torres, Agustín; Alastruey-Benedé, Jesús; Ibáñez-Marín, Pablo; Viñals-Yúfera, Víctor. Memory hierarchy characterization of SPEC CPU2006 and SPEC CPU2017 on the Intel Xeon Skylake-SP. PLOS ONE. 2019. DOI: 10.1371/journal.pone.0220135
- Herruzo, J.M.; González-Navarro, S.; Ibánez, P.; Vinals, V.; Alastruey-Benedé, J.; Plata, O. Boosting Backward Search Throughput for FM-Index Using a Compressed Encoding. DCC (LOS ALAMITOS, CALIF.). 2019. DOI: 10.1109/DCC.2019.00089
- Ferrerón, A.; Alastruey-Benedé, J.; Suárez Gracia, D.; Monreal Arnal, T.; Ibáñez Marín, P.; Viñals Yúfera, V. A fault-tolerant last level cache for CMPs operating at ultra-low voltage. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING. 2019. DOI: 10.1016/j.jpdc.2018.10.010
- Ferreron, A.; Suarez-Gracia, D.; Alastruey-Benede, J.; Monreal-Arnal, T.; Ibañez, P. Concertina: Squeezing in cache content to operate at near-threshold voltage. IEEE TRANSACTIONS ON COMPUTERS. 2016. DOI: 10.1109/TC.2015.2479585
- Mikkelsen, C.C.K.; Alastruey-Benedé, J.; Ibáñez-Marín, P.; Risueño, P.G. Accelerating sparse arithmetic in the context of newton’s method for small molecules with bond constraints. LECTURE NOTES IN COMPUTER SCIENCE. 2016. DOI: 10.1007/978-3-319-32149-3_16
- Ferrerón,A.; Suárez-Gracia,D.; Alastruey-Benede,J.; Monreal,T.; Viñals,V. Block disabling characterization and improvements in CMPs operating at ultra-low voltages. PROCEEDINGS (SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING). 2014. DOI: 10.1109/SBAC-PAD.2014.12
- Ferreron-Labari,A.;Ortin-Obon,M.;Suarez-Gracia,D.;Alastruey-Benede,J.;Vinals-Yufera,V. Shrinking L1 instruction caches to improve energy-delay in SMT embedded processors. LECTURE NOTES IN COMPUTER SCIENCE. 2013. DOI: 10.1007/978-3-642-36424-2_22
- Alastruey, J.;Monreal,T.;Cazorla,F.;Viñals,V.;Valero,M. Selection of the Register File Size and the Resource Allocation Policy on SMT Processors. PROCEEDINGS (SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING). 2008
- Alastruey Benedé, Jesús; Monreal, Teresa; Viñals, Víctor; Valero, Mateo. Microarchitectural Support for Speculative Register Renaming. PROCEEDINGS - IEEE INTERNATIONAL PARALLEL AND DISTRIBUTED PROCESSING SYMPOSIUM. 2007. DOI: 10.1109/IPDPS.2007.370237
- Alastruey,J.;Briz,J. L.;Ibanez,P.;Vinals,V. Software demand, hardware supply. IEEE MICRO. 2006
Capítulos
- Mejora del aprendizaje mediante cuestionarios en línea. Ayuso Escuer, Natalia Carmen; Alastruey Benedé, Jesús. NUEVAS TÉCNICAS DOCENTES. 2019
- Inducción magnética y técnicas asociadas en el estudio del karst. Alastruey, Ignacio; Alastruey, Jesús; Ayuso, Natalia; Cuchí, José Antonio; Lera, Francisco; Mediano, Arturo; Molina, Pilar; Villarroel, José Luis; Viñals, Víctor. KARST AND ENVIRONMENT. 2002
Proyectos
- PID2022-136454NB-C22: Arquitectura y programación de Computadores Escalables de Alto Rendimiento y Bajo Consumo III - UZ. 01/09/23 - 31/08/26
- T58_23R: gaZ: grupo de Arquitectura de Computadores de la Universidad de Zaragoza. 01/01/23 - 31/12/25
- PID2019-105660RB-C21: Jerarquía de memoria, gestión de tareas y optimización de aplicaciones. 01/06/20 - 29/02/24
- T58_20R: Grupo De Arquitectura De Computadores De La Universidad De Zaragoza (gaZ). 01/01/20 - 31/12/22
- JIUZ-2017-TEC-09: ESTRATEGIAS DE MEJORA SOFTWARE Y HARDWARE PARA SISTEMAS ALTAMENTE HETEROGÉNEOS: PLANIFICACIÓN DINÁMICA Y REDES ON CHIP. 01/01/18 - 28/02/19
- GRUPO DE REFERENCIA GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIZAR(gaZ). 01/01/17 - 31/12/19
- TIN2016-76635-C2-1-R: COORDINADOR: ARQUITECTURA Y PROGRAMACIÓN DE COMPUTADORES ESCALABLES DE ALTO RENDIMIENTO Y BAJO CONSUMO. 30/12/16 - 31/12/20
- GRUPO CONSOLIDADO T48 gaZ: GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA. 01/01/16 - 31/12/16
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/15 - 31/12/15
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/14 - 31/12/14
- TIN2013-46957-C2-1-P: JERARQUÍA DE MEMORIA Y APLICACIONES. 01/01/14 - 31/12/17
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/13 - 31/12/13
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (GAZ). 01/01/11 - 31/12/12
- TIN2010-21291-C02-01. JERARQUÍA DE MEMORIA. 01/01/11 - 31/12/14
- PIREGRID I3A. 01/06/09 - 31/05/12
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (GAZ). 01/01/08 - 31/12/10
- TIN2007-66423 JERARQUÍA DE MEMORIA DE ALTO RENDIMIENTO. 01/10/07 - 31/12/10
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/05 - 31/12/07
- TIN2004-07739-C02-02. COMPUTACION DE ALTAS PRESTACIONES IV. JERARQUIA DE MEMORIA DE ALTAS PRESTACIONES. 13/12/04 - 12/12/07
- PROYECTOS DE INNOVACIÓN DOCENTE (ICE) 2004. MEJORA E INNOVACIÓN DE LA DOCENCIA PRÁCTICA DE "FUNDAMENTOS DE ARQUITECTURAS PARALELAS" EN ... 21/06/04 - 30/06/05
- TIC2001-0995-C02-02. COMPUTACION DE ALTAS PRESTACIONES III. JERARQUIA DE MEMORIA DE ALTAS PRESTACIONES. 28/12/01 - 27/12/04
Contratos
- GESTIÓN REMOTA DE INFRAESTRUCTURAS. 01/01/11 - 31/12/11
- GESTIÓN REMOTA DE INFRAESTRUCTURAS. 01/01/10 - 31/12/10
- GESTIÓN REMOTA DE INFRAESTRUCTURAS. 31/12/08 - 31/12/09
- GESTIÓN REMOTA DE INFRAESTRUCTURAS. 01/01/08 - 31/12/08
- GESTIÓN REMOTA DE INFRAESTRUCTURAS. 01/01/07 - 31/12/07
- GESTIÓN DE REDES DE ALUMBRADO Y ABASTECIMIENTO DE AGUA. 01/01/06 - 31/12/06
- GESTION REMOTA EN REDES DE ALUMBRADO. 01/01/05 - 31/12/05
- GESTION REMOTA EN REDES DE ALUMBRADO Y ABASTECIMIENTO DE AGUA. 01/02/04 - 31/12/04
Dirección de tesis
- Contributions to high performance memory hierarchies: program characterization, resoruce control, transactional synchronization and hardware perfetching. Universidad de Zaragoza. Sobresaliente cum laude. 17/04/23
- Exploiting natural on-chip redundancy for energy efficient memory and computing. Universidad de Zaragoza. Sobresaliente cum laude. 25/11/16
Dirección de proyectos fin de carrera
- Integración de servicios de la administración general del estado en una entidad local mediante una plataforma SOA. Universidad de Zaragoza. Aprobado. 27/09/17
- Terminal punto de venta multi-site con radio-frecuencia, localizacion e inventario automatico. Universidad de Zaragoza. Aprobado. 25/09/17
- Implementación de una intranet corporativa para dispositivos móviles y desarrollo de una suite para la automatización de las pruebas funcionales. Universidad de Zaragoza. Notable. 29/06/17
- Sistema de gestión comercial internacional distribuida móvil. Universidad de Zaragoza. Sobresaliente. 22/09/16
- Sistema de control y monitorización de interfaces de usuario y electrónica y electrónica de control de inducción bajo protocolo DBUS2. Universidad de Zaragoza. Sobresaliente. 15/12/14
- Herramienta de monitorización para la global video platform de telefónica. Universidad de Zaragoza. Notable. 01/10/14
- Estudio de una aplicación domótica para la gestión de una vivienda via satélite. Universidad de Zaragoza. Notable. 18/03/14
- Implementación e integración en gromacs de un algoritmo eficiente y preciso para imponer ligaduras en simulaciones de dinámica molecular. Universidad de Zaragoza. Sobresaliente. 23/09/13
- Sistema de control remoto para una cocina de inducción desde dispositivos Android. Universidad de Zaragoza. Sobresaliente. 26/06/13
- Configuración de equipos de red de un dispositivo empotrado mediante una base de datos. Universidad de Zaragoza. Notable. 18/06/13
- Diseño de un sistema de autogeneración de webs corporativas adaptadas a dispositivos móviles con soporte para códigos QR. Universidad de Zaragoza. Notable. 27/12/12
- ANÁLISIS DE RENDIMIENTO Y OPTIMIZACIÓN DEL SISTEMA DE CALIDAD DEL AIRECALIOPE EN UN ENTORNO DE COMPUTACIÓN DE ALTAS PRESTACIONES. Universidad de Zaragoza. Sobresaliente. 27/09/10
- DESARROLLO DE UNA APLICACIÓN PARA LOS OPERADORES DE TELEASISTENCIA INTEGRADA EN TELEFONÍA IP. Universidad de Zaragoza. Notable. 06/07/10
- INTEGRACIÓN DE SISTEMAS DE MONITORIZACIÓN AVANZADA DE HARDWARE EN HERRAMIENTAS DE GESTIÓN DE RED. Universidad de Zaragoza. Notable. 17/09/08
- DESARROLLO DE LA CONSOLA E INTERFAZ DE USUARIO DE UN TERMINAL PUSH TO TALK. Universidad de Zaragoza. Sobresaliente. 06/03/08
- ESTUDIO Y CONFIGURACIÓN DE UN SISTEMA LINUX PARA EL DESARROLLO DE DISPOSITIVOS DE RED DE ALTO NIVEL. Universidad de Zaragoza. Notable. 19/12/07
- DISEÑO, DESPLIEGUE Y MANTENIMIENTO DE UNA GRANJA DE PROXY CACHES EMPLEANDO SOFTWARE LIBRE. Universidad de Zaragoza. Sobresaliente. 05/07/07
- SIRUZ SISTEMA DE INFORMACION DE LA RED DE LA UNIVERSIDAD DE ZARAGOZA. Universidad de Zaragoza. Sobresaliente. 05/07/07
- MOBILE TV SYSTEM. Universidad de Zaragoza. Notable. 13/03/06
- SISTEMA DE GESTIÓN E INSCRIPCIÓN DE ACTIVIDADES JUVENILES. Universidad de Zaragoza. Sobresaliente. 11/05/05
- SPIPE, PASANDO PROTOCOLOS SEGUROS Y NO SEGUROS A TRAVÉS DE UN SERVIDOR WEB DE FORMA CIFRADA. Universidad de Zaragoza. Notable. 11/05/05
- REDUCCIÓN DEL TIEMPO DE CONVERGENCIA DEL PROTOCOLO DE ENCAMINAMIENTO BGP4 MEDIANTE LA TÉCNICA "GHOST FLUSHING" Y OTRAS PROPUESTAS. Universidad de Zaragoza. Sobresaliente. 14/09/04
- WEB DINÁMICA E-LETRADO.COM. Universidad de Zaragoza. Notable. 14/09/04
- ESTUDIO E IMPLEMENTACION DEL ENCAMINAMIENTO DE DATOS EN UNA RED AD-HOCSUBTERRANEA. Universidad de Zaragoza. Notable. 20/05/04
- GURUZ: GESTOR UNIFICADO DE RED DE LA UNIVERSIDAD DE ZARAGOZA. Universidad de Zaragoza. Sobresaliente. 01/03/04
- ACCESO REMOTO A UNA INTRANET: MANIPULACION DE RECURSOS VIA HTTP. Universidad de Zaragoza. Sobresaliente. 04/12/03
- ANALIZADOR DE PROTOCOLOS PARA UNA CENTRAL DE CONMUTACION TELEFONICA LUCENT EXS. Universidad de Zaragoza. Matrícula de honor. 17/09/03
- SACRO ( SISTEMA AVANZADO DE COMUNICACIONES ENTRE USUARIOS EN REDES DE ORDENADORES ). Universidad de Zaragoza. Notable. 02/07/02
Dirección de proyectos fin de grado
- Método paralelo para la resolución de ecuaciones de ligadura para moléculas lineales con ramificaciones laterales idénticas. Universidad de Zaragoza. Matrícula de honor. 06/07/20
- Implementación e integración en OpenCASA de módulos para estudios de acumulación y recuento celular. Universidad de Zaragoza. Notable. 04/10/19
- Método paralelo de resolución de ecuaciones de ligadura para moléculas lineales. Universidad de Zaragoza. Notable. 11/07/18
- Software para control gestual y por voz de imágenes médicas durante la cirugía. Universidad de Zaragoza. Notable. 17/12/14
Dirección de proyectos fin de master
- Análisis Automatizado de la Movilidad Espermática en Zánganos. Universidad de Zaragoza. Sobresaliente. 17/12/20
- Caracterización y optimización de algoritmos para imponer ligaduras en simulaciones de dinámica molecular en GROMACS. Universidad de Zaragoza. Notable. 16/07/14
- Efficient instruction and data caching for high performance low-power embedded systems. Universidad de Zaragoza. Sobresaliente. 05/10/12
Participaciones en congresos
- DCIS 2023: 38TH CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS. Participativo - Ponencia oral (comunicación oral). RISC-V for Genome Data Analysis: Opportunities and Challenges. Málaga. 15/11/23
- 2022 55th IEEE/ACM International Symposium on Microarchitecture. Participativo - Ponencia oral (comunicación oral). Berti: an Accurate Local-Delta Data Prefetcher. Chicago, Illinois. 01/10/22
- 2021 IEEE 33rd International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). Participativo - Ponencia oral (comunicación oral). Synchronization Strategies on Many-Core SMT Systems. Belo Horizonte. 26/10/21
- Congreso Universitario International sobre Contenidos, Investigación, Innovación y Docencia. Participativo - Otros. Mejora del Aprendizaje Mediante Cuestionarios en Línea. Virtual. 23/10/19
- XXX Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). Experimentación Preliminar con un Trazador de Rayos para Relacionar Niveles de Abstracción. Cáceres. 18/09/19
- Workshop on Computer Architecture Education (WCAE'19). In conjunction with The The 46th Int'l Symposium on Computer Architecture (ISCA). Participativo - Ponencia oral (comunicación oral). Exposing Abstraction-Level Interactions with a Parallel Ray Tracer. Phoenix. 22/06/19
- Workshop on Accelerator Architecture in Computational Biology and Bioinformatics (AACBB). Participativo - Ponencia oral (comunicación oral). Exact Alignment with FM-index on the Intel Xeon Phi Knights Landing Processor. Orlando, Florida. 24/02/18
- Workshop on Accelerator Architecture in Computational Biology and Bioinformatics. Participativo - Ponencia oral (comunicación oral). Exact Alignment with FM-index on the Intel Xeon Phi Knights Landing Processor. Vienna. 24/02/18
- International Conference on Parallel Processing and Applied Mathematics (PPAM). Participativo - Ponencia oral (comunicación oral). Accelerating sparse arithmetic in the context of newton’s method for small molecules with bond constraints. Krakow. 06/09/15
- II Simposio Internacional de Geología de la Cueva de Nerja. Participativo - Ponencia oral (comunicación oral). Inducción magnética y técnicas asociadas en el estudio del karst. Nerja. 15/09/02
- XIII Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). SPEC CPU y caches en chip: evolución e interacción. Lérida. 09/09/02
Otros méritos
- Gestión remota de infraestructuras. Acuerdo de colaboración con la empresa TAFYESA para el desarrollo de sistemas de gestión remota de infraestructuras.
Como resultado de este trabajo se han desarrollado productos de automatización, comunicación y telegestión.
Estos sistemas, desplegados en gran parte de las instalaciones realizadas por TAFYESA para distintas empresas e instituciones,
gestionan infraestructuras repartidas por todo el mundo.
A modo de ejemplo, se citan las siguientes:
- Sistemas de abastecimiento de agua del los ayuntamientos de Huesca y Albarracín
- Sistemas de alumbrado de los ayuntamientos de Huesca y Zaragoza
- Sistema de medición energética en edificio del Ministerio de Energía, Santiago de Chile
- Sistema de alumbrado de la municipalidad de Viña del Mar (Chile)
Asimismo, en este marco de trabajo, se han realizado asesorías para la solicitud de ayudas en convocatorias competitivas.
El resultado más relevante es cuarta mejor valoración (180/200) sobre un total de 286 solicitudes evaluadas en la convocatoria del 2017 correspondiente al programa de Ayudas a la Industria y la PYME en Aragón (PAIP).
. 01/01/12
|
Cargando...
