Perfil (CV) del personal docente investigador

Artículos

• Davila-Guzman, M. A.; Kalms, L.; Gran Tejero, R.; Villarroya-Gaudo, M.; Suarez Gracia, D.; Göhringer, D. A cross-platform OpenVX library for FPGA accelerators. JOURNAL OF SYSTEMS ARCHITECTURE. 2022. DOI: 10.1016/j.sysarc.2021.102372
  
  
• Rodríguez, A.; Navarro, A.; Nikov, K.; Nunez-Yanez, J.; Gran Tejero, R.; Suárez Gracia, D.; Asenjo, R. Lightweight asynchronous scheduling in heterogeneous reconfigurable systems. JOURNAL OF SYSTEMS ARCHITECTURE. 2022. DOI: 10.1016/j.sysarc.2022.102398
  
  
• Dávila-Guzmán, María Angélica; Gran Tejero, Rubén; Villarroya-Gaudó, María; Suárez Gracia, Darío. Analytical Model for Memory-Centric High Level Synthesis-Generated Applications. IEEE TRANSACTIONS ON COMPUTERS. 2021. DOI: 10.1109/TC.2021.3115056
  
  
• Hernández-Almudi P.; Suárez D.; Montijano E.; Merino J. Control inteligente mediante escalado dinámico voltaje-frecuencia (DVFS) de la temperatura en procesadores embebidos. REVISTA IBEROAMERICANA DE AUTOMÁTICA E INFORMÁTICA INDUSTRIAL. 2021. DOI: 10.4995/RIAI.2021.14200
  
  
• Valero, A.; Suarez-Gracia, D.; Gran-Tejero, R. DC-Patch: A Microarchitectural Fault Patching Technique for GPU Register Files. IEEE ACCESS. 2020. DOI: 10.1109/ACCESS.2020.3025899
  
  
• Soria-Pardos, V.; Armejach, A.; Suárez, D.; Moretó, M. On the use of many-core Marvell ThunderX2 processor for HPC workloads. JOURNAL OF SUPERCOMPUTING. 2020. DOI: 10.1007/s11227-020-03397-6
  
  
• Rodríguez, Andrés; Navarro, Angeles; Asenjo, Rafael; Corbera, Francisco; Gran, Ruben; Suárez Gracia, Darío; Nunez-Yanez, Jose. Parallel multiprocessing and scheduling on the heterogeneous xeon+fpga platform. JOURNAL OF SUPERCOMPUTING. 2020. DOI: 10.1007/s11227-019-02935-1
  
  
• Dávila Guzmán, M.A.; Nozal, R.; Gran Tejero, R.; Villarroya-Gaudó, M.; Suárez Gracia, D.; Bosque, J.L. Cooperative CPU, GPU, and FPGA heterogeneous execution with EngineCL. JOURNAL OF SUPERCOMPUTING. 2019. DOI: 10.1007/s11227-019-02768-y
  
  
• Valero Bresó, Alejandro; Candel Margaix, Francisco; Suárez Gracia, Darío; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio. An aging-aware GPU register file design based on data redundancy. IEEE TRANSACTIONS ON COMPUTERS. 2019. DOI: 10.1109/TC.2018.2849376
  
  
• Ferrerón, A.; Alastruey-Benedé, J.; Suárez Gracia, D.; Monreal Arnal, T.; Ibáñez Marín, P.; Viñals Yúfera, V. A fault-tolerant last level cache for CMPs operating at ultra-low voltage. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING. 2019. DOI: 10.1016/j.jpdc.2018.10.010
  
  
• Rodríguez, Andrés; Navarro, Ángeles; Asenjo, Rafael; Corbera, Francisco; Gran, Rubén; Suárez, Darío; Nunez-Yanez, José. Exploring heterogeneous scheduling for edge computing with CPU and FPGA MPSoCs. JOURNAL OF SYSTEMS ARCHITECTURE. 2019. DOI: 10.1016/j.sysarc.2019.06.006
  
  
• Nunez-Yanez, J.; Hosseinabady, M.; Rodríguez, A.; Asenjo, R.; Navarro, A.; Gran-Tejero, R.; Suárez-Gracia, D. Simultaneous Multiprocessing on a FPGA+CPU Heterogeneous System-On-Chip. ADVANCES IN PARALLEL COMPUTING. 2018. DOI: 10.3233/978-1-61499-843-3-677
  
  
• Nunez-Yanez, J.; Amiri, S.; Hosseinabady, M.; Rodríguez, A.; Asenjo, R.; Navarro, A.; Suarez, D.; Gran, R. Simultaneous multiprocessing in a software-defined heterogeneous FPGA. JOURNAL OF SUPERCOMPUTING. 2018. DOI: 10.1007/s11227-018-2367-9
  
  
• Nunez-Yanez, J.; Amiri, S.; Hosseinabady, M.; Rodríguez, A.; Asenjo, R.; Navarro, A.; Suarez, D.; Gran, R. Correction to: Simultaneous multiprocessing in a software-defined heterogeneous FPGA. JOURNAL OF SUPERCOMPUTING. 2018. DOI: 10.1007/s11227-018-2409-3
  
  
• Ortín-Obón, Marta; Suárez-Gracia, Darío; Villarroya-Gaudó, María ; Izu, Cruz; Viñals, Víctor. Reactive circuits: Dynamic construction of circuits for reactive traffic in homogeneous CMPs. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING. 2016. DOI: 10.1016/j.jpdc.2016.04.002
  
  
• Ortín-Obón, Marta; Suárez-Gracia, Darío; Villarroya-Gaudó, María.; Izu, Cruz.; Viñals-Yúfera, Víctor. Analysis of network-on-chip topologies for cost-efficient chip multiprocessors. MICROPROCESSORS AND MICROSYSTEMS. 2016. DOI: 10.1016/j.micpro.2016.01.005
  
  
• Ferreron, A.; Suarez-Gracia, D.; Alastruey-Benede, J.; Monreal-Arnal, T.; Ibañez, P. Concertina: Squeezing in cache content to operate at near-threshold voltage. IEEE TRANSACTIONS ON COMPUTERS. 2016. DOI: 10.1109/TC.2015.2479585
  
  
• Cascaval, Calin; Montesinos Ortego, Pablo; Robatmili, Behnam ; Suárez Gracia, Darío. Concurrency in Mobile Browser Engines. IEEE PERVASIVE COMPUTING. 2015. DOI: 10.1109/MPRV.2015.58
  
  
• Suárez Gracia, Darío; Ferrerón, Alexandra; Montesano del Campo, Luis; Monreal Arnal, Teresa; Viñals Yúfera, Víctor. Revisiting LP-NUCA Energy Consumption: Cache Access Policies and Adaptive Block Dropping. ACM TRANSACTIONS ON ARCHITECTURE AND CODE OPTIMIZATION. 2014. DOI: 10.1145/2632217
  
  
• Ferrerón,A.; Suárez-Gracia,D.; Alastruey-Benede,J.; Monreal,T.; Viñals,V. Block disabling characterization and improvements in CMPs operating at ultra-low voltages. PROCEEDINGS (SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING). 2014. DOI: 10.1109/SBAC-PAD.2014.12
  
  
• Ortín, M.; Suárez, D.; Villarroya, M.; Izu, C.; Viñals, V. Dynamic construction of circuits for reactive traffic in homogeneous CMPs. PROCEEDINGS - DESIGN, AUTOMATION, AND TEST IN EUROPE CONFERENCE AND EXHIBITION. 2014. DOI: 10.7873/DATE2014.254
  
  
• Ferreron-Labari,A.;Ortin-Obon,M.;Suarez-Gracia,D.;Alastruey-Benede,J.;Vinals-Yufera,V. Shrinking L1 instruction caches to improve energy-delay in SMT embedded processors. LECTURE NOTES IN COMPUTER SCIENCE. 2013. DOI: 10.1007/978-3-642-36424-2_22
  
  
• Suárez Gracia,D.;Dimitrakopoulos,G.;Monreal Arnal,T.;Katevenis,M. G. H.;Viñals Yufera,V. LP-NUCA: Networks-in-cache for high-performance low-power embedded processors. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS. 2012. DOI: 10.1109/TVLSI.2011.2158249
  
  
• Suarez, D.;Monreal,T.;Vallejo,F.;Beivide,R.;Viñals,V. Light NUCA: A Proposal for Bridging the Inter-Cache Latency Gap. PROCEEDINGS - DESIGN, AUTOMATION, AND TEST IN EUROPE CONFERENCE AND EXHIBITION. 2009
  
  
• Muzahid, Abdullah; Suárez, Dario; Qi, Shanxiang; Torrellas, Josep. SigRace: Signature-based Data Race Detection. ACM SIGARCH COMPUTER ARCHITECTURE NEWS. 2009. DOI: 10.1145/1555815.1555797
  
  

Comunicaciones

• Suárez Gracia, D.; Valero, A.; Gran Tejero, R.; Villarroya, M.; Viñals, V. PeRISCVcope: a tiny teaching-oriented RISC-V interpreter. PROCEEDINGS (CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS). 2022. DOI: 10.1109/DCIS55711.2022.9970050
  
  
• Tabik, S.; Ortega, G.; Garzón, E. M.; Suárez, D. A data partitioning model for highly heterogeneous systems. LECTURE NOTES IN COMPUTER SCIENCE. 2017. DOI: 10.1007/978-3-319-58943-5_38
  
  

Proyectos

• PID2019-105660RB-C21: Jerarquía de memoria, gestión de tareas y optimización de aplicaciones. 01/06/20 - 29/02/24
  
  
• JIUZ-2019-TEC-08: Técnicas de Redistribución de Registros en GPUs con Fallos Permanentes. 01/01/20 - 31/12/20
  
  
• T58_20R: Grupo De Arquitectura De Computadores De La Universidad De Zaragoza (gaZ). 01/01/20 - 31/12/22
  
  
• JIUZ-2018-TEC-13:CARACTERIZACIÓN DEL ENVEJECIMIENTO DE LOS TRANSISTORES UTILIZADOS EN ACELERADORES PARA REDES NEURONALES Y DISEÑO DE MECANISMOS ARQUITECTÓNICOS PARA COMBATIR SU EFECTO. 01/01/19 - 31/12/19
  
  
• JIUZ-2017-TEC-09: ESTRATEGIAS DE MEJORA SOFTWARE Y HARDWARE PARA SISTEMAS ALTAMENTE HETEROGÉNEOS: PLANIFICACIÓN DINÁMICA Y REDES ON CHIP. 01/01/18 - 28/02/19
  
  
• UZCUD2017-TEC-06: SISTEMAS DE VISIÓN POR COMPUTADOR DISTRIBUIDOS MONITORIZADOS DESDE DISPOSITIVOS DE REALIDAD AUMENTADA. 01/10/17 - 30/09/18
  
  
• GRUPO DE REFERENCIA GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIZAR(gaZ). 01/01/17 - 31/12/19
  
  
• GRUPO CONSOLIDADO T48 gaZ: GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA. 01/01/16 - 31/12/16
  
  
• JIUZ-2015-TEC-06: AUTOMATIZACIÓN DE LA GENERACIÓN DE LAS RESTRICCIONES DEL PROGRAMACIÓN LINEAL ENTERA PARA EL CÁLCULO DEL WCET EN SISTEMAS DE TIEMPO REAL ESTRICTO CON UN CACHE DE DATOS ACDC. 01/01/16 - 31/12/16
  
  
• GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/15 - 31/12/15
  
  
• GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/14 - 31/12/14
  
  
• GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/13 - 31/12/13
  
  
• GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (GAZ). 01/01/11 - 31/12/12
  
  
• TIN2010-21291-C02-01. JERARQUÍA DE MEMORIA. 01/01/11 - 31/12/14
  
  
• PIREGRID I3A. 01/06/09 - 31/05/12
  
  
• GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (GAZ). 01/01/08 - 31/12/10
  
  
• TIN2007-66423 JERARQUÍA DE MEMORIA DE ALTO RENDIMIENTO. 01/10/07 - 31/12/10
  
  
• GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/05 - 31/12/07
  
  
• TIN2004-07739-C02-02. COMPUTACION DE ALTAS PRESTACIONES IV. JERARQUIA DE MEMORIA DE ALTAS PRESTACIONES. 13/12/04 - 12/12/07
  
  

Contratos

• ESTUDIO DEL RENDIMIENTO Y EFICIENCIA ENERGÉTICA DE UN SISTEMA DE ADQUISICIÓN Y ANÁLISIS DE SEÑALES DE FIBRA ÓPTICA. 01/02/23 - 31/12/23
  
  
• ESTUDIO DEL RENDIMIENTO DE UN SISTEMA DE ADQUISICIÓN Y ANÁLISIS DE SEÑALES DE FIBRA ÓPTICA. 02/03/22 - 31/12/22
  
  
• ESTUDIO DEL RENDIMIENTO DE UN SISTEMA DE ADQUISICIÓN Y ANÁLISIS DE SEÑALES DE FIBRA ÓPTICA. 01/01/21 - 31/12/21
  
  
• ESTUDIO DEL RENDIMIENTO DE UN SISTEMA DE ADQUISICIÓN Y ANÁLISIS DE SEÑALES DE FIBRA ÓPTICA. 01/02/20 - 30/09/20
  
  
• COLABORACIÓN PARA LA REALIZACIÓN DE PRUEBAS TÉCNICAS EN PROCESO DE SELECCIÓN DE PROMOCIÓN INTERNA DE AST. 02/04/18 - 04/09/18
  
  
• HIGH PERFORMANCE LOW POWER COMPUTER VISION FOR AUGMENTED REALITY. 16/08/17 - 15/08/18
  
  
• HIGH PERFORMANCE LOW POWER COMPUTER VISION FOR AUGMENTED REALITY. 16/08/16 - 15/08/17
  
  

Dirección de tesis

• FPGA Accelerators on Heterogeneous Systems: An Approach Using High Level Synthesis. Universidad de Zaragoza. Sobresaliente cum laude. 14/03/22
  
  
• Exploiting natural on-chip redundancy for energy efficient memory and computing. Universidad de Zaragoza. Sobresaliente cum laude. 25/11/16
  
  

Dirección de proyectos fin de carrera

• Medición precisa del consumo energético en procesadores X86. Universidad de Zaragoza. Notable. 15/03/17
  
  
• Estudio y modelo térmico de la refrigeración de microprocesadores. Universidad de Zaragoza. Aprobado. 16/07/12
  
  
• Caracterización del comportamiento de la swite parsec en la jerarquía de memoria del procesador. Universidad de Zaragoza. Matrícula de honor. 11/11/11
  
  
• Título del PFC: Coherent vs. Non-Coherent last level on-chip caches: an evaluation of latency and capacity trade-offs. Universidad de Zaragoza. Matrícula de honor. 10/11/11
  
  
• Impacto de las optimizaciones de compilación en la energía, potencia y temperatura: el caso Intel Pentium 4. Universidad de Zaragoza. Notable. 03/10/11
  
  
• LOS NANOTUBOS DE CARBONO COMO ALTERNATIVA AL CABLEADO METÁLICO EN PROCESADORES DE ALTAS PRESTACIONES. Universidad de Zaragoza. Sobresaliente. 25/09/09
  
  
• Aspectos Térmicos de la Ejecución de Programas: Estudio Experimental sobre un Pentium 4. Universidad de Zaragoza. 9,0. 17/03/09
  
  
• Evaluación de Prestaciones de Bases de Datos. MySQL sobre computadores de bajo coste. Universidad de Zaragoza. 8,5 Notable. 15/09/08
  
  
• Determinación del Consumo en Procesadores de Altas Prestaciones y Caracterización Energética de Programas Compiladores. Universidad de Zaragoza. 8,8 Notable. 11/09/08
  
  
• Evaluación del Consumo en Procesadores de Altas Prestaciones. Universidad de Zaragoza. 10,0 MH. 18/12/06
  
  

Dirección de proyectos fin de grado

• Programación y optimización de sistemas heterogéneos basados en FPGA. Universidad de Zaragoza. Notable. 18/09/23
  
  
• Estudio de entornos de ejecución confiables sobre la arquitectura RISC-V. Universidad de Zaragoza. Aprobado. 15/09/23
  
  
• SSOT (Single Source Of Truth) para la gestión de controles y requerimientos de políticas y benchmarks. Universidad de Zaragoza. Aprobado. 15/09/23
  
  
• Análisis y propuestas de mejora en el rendimiento y la eficiencia de un sensor acústico distribuido de fibra óptica. Universidad de Zaragoza. Notable. 22/06/23
  
  
• Implementación de un procesador RISC-V con soporte para un sistema operativo de tiempo real. Universidad de Zaragoza. Matrícula de honor. 08/07/22
  
  
• Rediseño de identidad corporativa y diseño del material de comunicación del Departamento de Informática e Ingeniería de Sistemas de la Universidad de Zaragoza. Universidad de Zaragoza. Aprobado. 05/07/22
  
  
• Análisis y estudio de los mecanismos de sincronización far atomics en multiprocesadores ARM. Universidad de Zaragoza. Matrícula de honor. 16/12/21
  
  
• Mejora en la calidad de servicio de sistemas empotrados para la adquisición de señales EEG en tiempo real. Universidad de Zaragoza. Sobresaliente. 16/12/21
  
  
• Diseño y evaluación de una plataforma embebida para la adquisición de señales biomédicas. Universidad de Zaragoza. Sobresaliente. 15/09/21
  
  
• Optimización de la adquisición y procesamiento en sensado en un sistema heterogéneo. Universidad de Zaragoza. Notable. 08/07/21
  
  
• Evaluación del modelo de programación oneAPI para ejecución heterogénea con CPU y FPGA. Universidad de Zaragoza. Matrícula de honor. 08/07/21
  
  
• Análisis y optimización en cómputo con GPU en un sistema de sensado. Universidad de Zaragoza. Notable. 08/07/21
  
  
• Análisis y optimización de un pipeline de videovigilancia. Universidad de Zaragoza. Notable. 12/02/21
  
  
• Plataforma de computación perimetral para adquisición y procesado de vídeo y señales fisiológicas. Universidad de Zaragoza. Notable. 08/10/20
  
  
• Análisis del paralelismo masivo en un computador Adapteva Parallela. Universidad de Zaragoza. Sobresaliente. 19/12/19
  
  
• Caracterización térmica de una plataforma multiprocesador refrigerada por aire. Universidad de Zaragoza. Notable. 16/12/19
  
  
• Análisis de vulnerabilidades hardware basadas en la ejecución especulativa. Universidad de Zaragoza. Matrícula de honor. 04/10/19
  
  
• Mitigación de ataques de canal lateral basados en caracterización térmica y eléctrica. Universidad de Zaragoza. Sobresaliente. 11/09/19
  
  
• Caracterización de aplicaciones HPC para extensiones vectoriales de ARM. Universidad de Zaragoza. Sobresaliente. 02/09/19
  
  
• Aplicación móvil para la gestión de servidores Linux/UNIX. Universidad de Zaragoza. Notable. 10/07/19
  
  
• DADE: Motor de detección de datos anómalos. Universidad de Zaragoza. Matrícula de honor. 08/10/18
  
  
• Diseño de un Governor basado en Control Inteligente de Temperatura. Universidad de Zaragoza. Sobresaliente. 14/09/17
  
  
• Aceleradores hardware para visión por computador. Universidad de Zaragoza. Matrícula de honor. 11/07/17
  
  
• Sistema de información/Entretenimiento para vehículo con soporte de voz y diagnóstico. Universidad de Zaragoza. Notable. 17/02/17
  
  
• Reconocimiento de objetos en Android para aplicaciones de asistencia. Universidad de Zaragoza. Notable. 14/12/16
  
  

Dirección de proyectos fin de master

• Optimización y Planificación en Sistemas Heterogéneos sobre SYCL/oneAPI. Universidad de Zaragoza. Sobresaliente. 15/02/23
  
  
• Hyperspectral image processing for livestock and agricultural applications. Universidad de Zaragoza. Sobresaliente. 26/01/23
  
  
• Integration through genetic programming on heterogeneous systems. Universidad de Zaragoza. Notable. 13/10/22
  
  
• Técnicas de control avanzadas para gestionar la temperatura en multiprocesadores. Universidad de Zaragoza. Matrícula de honor. 11/07/19
  
  
• Evaluación de SLAMBench en un sistema completamente heterogéneo: CPU, GPU y FPGA. Universidad de Zaragoza. Notable. 03/10/18
  
  
• Eficiencia energética de dispositivos de cálculo en el minado de criptomoneda basada en Blockchain. Universidad de Zaragoza. Notable. 02/10/18
  
  
• Efficient instruction and data caching for high performance low-power embedded systems. Universidad de Zaragoza. Sobresaliente. 05/10/12
  
  
• Characterization of interconnection networks in CMPs using full-system simulation. Universidad de Zaragoza. Notable. 05/10/12
  
  

Patentes de invención

• 10360063 Proactive resource management for parallel work-stealing processing systems. Han Zhao, Dario Suárez Gracia, Tushar Kumar 2019
  
  
• 10031697. Random-access disjoint concurrent sparse writes to heterogeneous buffers. Tushar Kumar;Aravind Natarajan;Dario Suarez Gracia 2018
  
  
• 10114681. Identifying enhanced synchronization operation outcomes to improve runtime operations. Suárez Gracia, Darío; Cascaval, Gheorghe; Zhao, Han; Kumar, Tushar; Natarajan, Aravind. 2018
  
  
• 20170083364 Proactive Resource Management for Parallel Work-Stealing Processing Systems, patent aplication. Zhao, Han ; Suárez Gracia, Dario ; Kumar, Tushar 2017
  
  
• 9632569. Directed Event Signaling for Multiprocessor Systems. Suarez Gracia, Dario; Zhao, Han; Montesinos Ortego, Pablo; Cascaval, Gheorghe Calin ; Xenidis, James 2017
  
  
• 9710388 Hardware Acceleration For Inline Caches In Dynamic Languages. Robatmili,Behnam; Cascaval, Gheorghe Calin; Nagaraja Kedlay, Madhukar; Suarez Gracia, Dario 2017
  
  
• 9733978. Data Management for Multiple Processing Units Using Data Transfer Costs. Suarez Gracia, Dario ; Kumar, Tushar ; Natarajan, Aravind ; Hastantram, Ravish ; Cascaval, Gheorghe Calin; Zhao, Han 2017
  
  
• 9740504. Hardware Acceleration For Inline Caches In Dynamic Languages. Robatmili,Behnam; Cascaval, Gheorghe Calin; Nagaraja Kedlay, Madhukar; Suarez Gracia, Dario. 2017
  
  
• US20170083827 Data-Driven Accelerator For Machine Learning And Raw Data Analysis, patent aplication. Robatmili, Behnam; Badin, Matthew Leslie; Suárez Gracia, Dario ; Cascaval, Gheorghe Calin; Islam, Nayeem 2017
  
  
• 9357397. Methods and systems for detecting malware and attacks that target behavioral security mechanisms of a mobile device. Suarez Gracia, Darío; Gupta, Rajarshi; Gantman, Alexander. 2016
  
  
• 9501328. METHOD FOR EXPLOITING PARALLELISM IN TASK-BASED SYSTEMS USING AN ITERATION SPACE SPLITTER. Robatmili, Behnam; Aga, Shaizeen Dilawarhusen;Suarez Gracia, Dario ;Raman, Arun; Natarajan, Aravind ; Cascaval, Gheorghe Calin; Montesinos Ortego, Pablo; Zhao, Han. 2016
  
  
• US20160103612. Approximation of Execution Events Using Memory Hierarchy Monitoring, patent application. Christodorescu, Mihai; Salajegheh, Mastooreh; Suarez Gracia, Dario 2016
  
  
• US20160216969 SYSTEM AND METHOD FOR ADAPTIVELY MANAGING REGISTERS IN AN INSTRUCTION PROCESSOR, patent application. Suarez Gracia, Darío; Robatmili, Behnam. 2016
  
  
• US20150358810. Software Configurations for Mobile Devices in a Collaborative Environment, patent application. Chao, Hui; Suarez Gracia, Dario; Cascaval, Gheorghe Calin 2015
  
  

Participaciones en congresos

• XXXVII CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS 2022). Participativo - Ponencia oral (comunicación oral). peRISCVcope: A Tiny Teaching-Oriented RISC-V Interpreter. Pamplona. 16/11/22
  
  
• 2020 IEEE 28th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM). Participativo - Póster. An Analytical Model of Memory-Bound Applications Compiled with High Level Synthesis. Fayetteville. 03/05/20
  
  
• XXX Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). Experimentación Preliminar con un Trazador de Rayos para Relacionar Niveles de Abstracción. Cáceres. 18/09/19
  
  
• Workshop on Computer Architecture Education (WCAE'19). In conjunction with The The 46th Int'l Symposium on Computer Architecture (ISCA). Participativo - Ponencia oral (comunicación oral). Exposing Abstraction-Level Interactions with a Parallel Ray Tracer. Phoenix. 22/06/19
  
  
• Jornadas SARTECO (2018). Participativo - Ponencia oral (comunicación oral). Caracterización de una FPGA sobre un sistema heterogéneo usando OpenCL, Teruel. 12/09/18
  
  
• Jornadas SARTECO (2018). Participativo - Ponencia oral (comunicación oral). Atomicidad, Consistencia, Paralelismo y Concurrencia en un Trazador de Rayos elaborado a lo largo del Grado en Ingeniería Informática. Teruel. 12/09/18
  
  
• 2018 International Conference on High Performance Computing & Simulation (HPCS). Participativo - Ponencia oral (comunicación oral). Towards the Inclusion of FPGAs on Commodity Heterogeneous Systems. Orléans. 16/07/18
  
  
• 18th International Conference on Computational and Mathematical Methods in Science and Engineering (CMMSE 18). Participativo - Ponencia oral (comunicación oral). First Steps Towards CPU, GPU, and FPGA Parallel Execution with EngineCL. Costa Ballena, Cádiz. 09/07/18
  
  
• The 29th International Symposium on Computer Architecture and High Performance Computing. Participativo - Ponencia oral (comunicación oral). Exploiting Data Compression to Mitigate Aging in GPU Register Files. Campinas. 17/10/17
  
  
• The International Symposium on Computer Architecture and High Performance Computing. Participativo - Ponencia oral (comunicación oral). Exploiting Data Compression to Mitigate Aging in GPU Register Files. Campinas. 17/10/17
  
  
• XXVIII Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). Reducción del Efecto BTI en el Banco de Registros de las GPU. Málaga. 19/09/17
  
  
• International Workshop on Parallelism in Bioinformatics. Participativo - Ponencia oral (comunicación oral). A Data Partitioning Model for Highly Heterogeneous Systems. Grenoble. 23/08/16
  
  
• XXIV Jornadas de Paralelismo (CEDI 2013). Participativo - Ponencia oral (comunicación oral). Reserva de circuitos para tráfico reactivo en CMPs homogéneos. Madrid. 17/09/13
  
  
• INA-OCMC 2013 -7th International Workshop no Interconnection Network Architectures: ON-Chip, Multi-Chip. Participativo - Ponencia oral (comunicación oral). Characterization and Cost-Efficient Selection of NoC Topologies for General Purpose CMPs. Berlin. 23/01/13
  
  
• IEEE International Symposium on Workload Characterization. Participativo - Ponencia oral (comunicación oral). Automatic discovery of performance and energy pitfalls in HTML and CSS. San Diego. 04/11/12
  
  
• 7th International Conference on High-Performance and Embedded Architectures and Compilers (HiPEAC 2012). Participativo - Póster. Behaviour Characterization of the PARSEC Benchmark Suite in the Processor's Memory Hierarchy. París. 16/01/12
  
  
• XXII Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). A comparison of Cache Hierarchies for SMT processors. La Laguna. 07/09/11
  
  
• XXII Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). An Adaptive Controller to Save Dynamic Energy in LP-NUCA. La Laguna. 07/09/11
  
  
• Workshop on Computer Architecture Education (WCAE’09). In conjunction with The 42nd Int. Symp. on Microarchitecture. Participativo - Ponencia oral (comunicación oral). Processor energy and temperature in computer architecture courses: a hands-on approach. Nueva York. 14/12/09
  
  
• XX Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). Nanotubos de Carbono para conexiones en Caches: Arquitecturas más allá del CMOS. La Coruña. 01/09/09
  
  
• XX Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). Forge: A Multi-purpose Platform for Measuring Energy and Temperature in Commodity PCs. La Coruña. 01/09/09
  
  
• XX Jornadas de Paralelismo. Participativo - Ponencia oral (comunicación oral). Nanotubos de Carbono para Conexiones en Cachés: Arquitecturas más allá del CMOS. La Coruña. 01/09/09
  
  
• XVIII Jornadas de Paralelismo (CEDI 2007). Participativo - Ponencia oral (comunicación oral). Forge: A Multi-purpose Platform for Measuring Energy and Temperature in Commodity PCs. Zaragoza. 01/09/07
  
  
• XVIII Jornadas de Paralelismo (CEDI 2007). Participativo - Ponencia oral (comunicación oral). Improving performance by merging cache levels. Zaragoza. 01/09/07
  
  

Estancias

• Bigstream. Mountain View, CA. Estados Unidos de América. 25/06/18 - 27/07/18
  
  
• Eonite Perception. Palo Alto. Estados Unidos de América. 14/07/17 - 15/08/17
  
  
• Eonite Perception. Palo Alto. Estados Unidos de América. 15/06/16 - 05/09/17
  
  
• Qualcomm Research Sillicon Valley. Santa Clara. Estados Unidos de América. 01/10/12 - 04/09/15
  
  
• FORTH. Heraklion. Grecia. 12/07/09 - 15/10/09
  
  
• University of Illinois. Urbana-Champaign. Estados Unidos de América. 01/03/08 - 01/07/08
  
  
• University of Toronto. Toronto. Canadá. 01/02/07 - 01/08/07
  
  

Organizaciones de actividades de I+D+i

• 34rd IEEE International Parallel and Distributed Symposium. 18/05/20 - 22/05/20
  
  
• International Workshop on Exploitation of High Performance Heterogeneous Architectures. 15/07/19 - 19/07/19
  
  
• 33rd IEEE International Parallel and Distributed Symposium. 20/05/19 - 24/05/19
  
  
• Programación y Arquitectura de Sistemas Heterogéneos. 10/09/18 - 11/09/18
  
  
• International Workshop on Exploitation of High Performance Heterogeneous Architectures. 16/07/18 - 20/07/18
  
  

Gestiones de actividades de I+D+i

• Universidad de Zaragoza. Miembro de la comisión académica de doctorado del Departamento de Informática e Ingeniería de Sistemas. 19/09/16
  
  

Evaluaciones en artículos I+D+i

• Participación en tribunales. Tesis doctoral de Marta Ortín Obón. España. 04/02/16 - 04/02/16
  
  

UNIZAR teaching of the last six courses

• Arquitectura y organización de computadores 1. Graduado en Ingeniería Informática. During academic year 2024-25
  
  
• Fundamentals of computing for robotics, graphics and computer vision. Máster Universitario en Robótica, Gráficos y Visión por Computador / Robotics, Graphics and Computer. During academic year 2024-25
  
  
• Sistemas distribuidos. Graduado en Ingeniería Informática. During academic year 2024-25
  
  
• Master's dissertation. Máster Universitario en Robótica, Gráficos y Visión por Computador / Robotics, Graphics and Computer. From the 2023-24 course to the 2024-25 course
  
  
• Trabajo fin de grado (ingeniería de computadores). Graduado en Ingeniería Informática. From the 2023-24 course to the 2024-25 course
  
  
• Garantía y seguridad. Programa conjunto en Matemáticas-Ingeniería Informática. From the 2022-23 course to the 2024-25 course
  
  
• Programming and architecture of computing systems. Máster Universitario en Robótica, Gráficos y Visión por Computador / Robotics, Graphics and Computer. From the 2020-21 course to the 2024-25 course
  
  
• Garantía y seguridad. Graduado en Ingeniería Informática. From the 2019-20 course to the 2024-25 course
  
  
• Redes y sistemas distribuidos. Máster Universitario en Ingeniería Informática. From the 2019-20 course to the 2024-25 course
  
  
• Centros de datos. Graduado en Ingeniería Informática. During academic year 2023-24
  
  
• Centros de datos. Programa conjunto en Matemáticas-Ingeniería Informática. During academic year 2023-24
  
  
• Proyecto hardware. Programa conjunto en Matemáticas-Ingeniería Informática. During academic year 2023-24
  
  
• Prácticas externas 6. Graduado en Ingeniería Informática. During academic year 2023-24
  
  
• Trabajo fin de grado (computación). Graduado en Ingeniería Informática. During academic year 2023-24
  
  
• Trabajo fin de máster. Máster Universitario en Ingeniería Informática. During academic year 2023-24
  
  
• Proyecto hardware. Graduado en Ingeniería Informática. From the 2019-20 course to the 2023-24 course
  
  
• Administración de sistemas. Graduado en Ingeniería Informática. During academic year 2019-20
  
  

Docencia no UNIZAR

• Seguridad web y móvil. Curso Avanzado de Ciberdefensa. Academia de Ingenieros del Ejército de Tierra. 25/05/2017 - 26/05/2017
  
  
• Seguridad web y móvil. Curso Avanzado de Ciberdefensa. Academia de Ingenieros del Ejército de Tierra. 21/11/2016 - 22/11/2016
  
  
• Curso de programación efectiva en c++ (12 horas). Estudios de post-grado. Universidad de Zaragoza. 04/09/2012 - 06/09/2012